Test cuestionario de diseño de lógica digital - the question form
Preguntas: 16 · 10 minutos
1. ¿Qué distingue principalmente a un flip-flop activado por flanco de un latch sensible al nivel?
Un flip-flop puede almacenar varios bits a la vez
Un latch no tiene salida hasta que se restablece
Un flip-flop muestrea su entrada alrededor de un flanco de reloj
Un latch siempre cambia de estado en ambos flancos de reloj
2. Según el teorema de De Morgan, ¿qué expresión equivale al complemento de A AND B?
NOT A AND NOT B
NOT A OR B
A OR B
NOT A OR NOT B
3. Un circuito se describe mediante F = A + A′B. ¿Qué expresión simplificada equivale a F?
A + B
AB
A
B
4. Un mapa de Karnaugh de cuatro variables contiene valores 1 en los minterms 0, 2, 8 y 10. ¿Cuál es la agrupación válida más eficiente?
Dos grupos separados de dos, sin agrupación a través de los bordes
Un grupo de cuatro usando adyacencia envolvente entre bordes
Un grupo diagonal de cuatro
Cuatro grupos individuales de uno
5. Un flip-flop D activado por flanco ascendente comienza con Q = 0. El valor de D en tres flancos ascendentes consecutivos del reloj es 1, luego 0 y después 1. ¿Cuál es el valor de Q inmediatamente después del tercer flanco?
0, porque se conserva el estado inicial
0, porque el segundo flanco puso permanentemente Q en 0
1, porque Q captura el valor de D presente en el tercer flanco
Indefinido, porque D cambió a lo largo de varios flancos
6. ¿Qué compuerta produce un 1 lógico cuando sus dos entradas tienen valores lógicos diferentes?
NOR
XNOR
XOR
AND
7. En una máquina de estados finitos de Mealy, ¿qué determina la salida?
El estado actual y la entrada actual
Solo la entrada actual
Solo el estado actual
Únicamente el estado siguiente y la salida anterior
8. Un multiplexor de 4 a 1 tiene entradas de D0 a D3. Según la convención habitual de selección binaria, ¿qué entrada llega a la salida cuando S1S0 = 10?
D0
D2
D1
D3
9. Una luz de advertencia debe encenderse únicamente cuando tanto el sensor A como el sensor B estén en 1 lógico. ¿Qué compuerta individual implementa directamente este comportamiento?
Compuerta OR
Compuerta XOR
Compuerta NAND
Compuerta AND
10. Se activa el restablecimiento asíncrono activo en bajo de un flip-flop mientras el reloj no cambia. ¿Qué debería ocurrir con Q?
Q se restablece únicamente en el siguiente flanco activo del reloj
Q se restablece inmediatamente, sin esperar un flanco de reloj
Q conmuta una vez y luego conserva su estado
Q sigue a la entrada de datos hasta que se desactiva el restablecimiento
11. Para F = AB + A′C, los retardos desiguales de las compuertas pueden provocar un riesgo estático de 1 cuando A cambia mientras B = C = 1. ¿Qué término de consenso puede agregarse para eliminar este riesgo?
BC
AC
B′C
A + B
12. Una entrada de datos cambia demasiado cerca del flanco activo del reloj e incumple el requisito de tiempo de establecimiento de un flip-flop. ¿Cuál es la principal consecuencia posible?
La frecuencia del reloj disminuye automáticamente
El valor capturado puede ser impredecible y puede producirse metaestabilidad
El flip-flop se comporta permanentemente como un latch
Se garantiza que la salida capture el nuevo valor
13. ¿Cuál es la cantidad mínima de flip-flops necesaria para representar todos los estados de un contador módulo 10?
3
10
5
4
14. Un decodificador de 3 a 8 activo en alto recibe la entrada binaria 101. Si se activa exactamente una salida, ¿qué salida numerada pasa a 1 lógico?
Salida 3
Salida 4
Salida 6
Salida 5
15. ¿Qué entrada distingue a un sumador completo de un semisumador?
Una entrada de habilitación
Una entrada de reloj
Una entrada de acarreo
Una entrada de restablecimiento activa en bajo
16. En álgebra booleana, ¿cuál es el resultado de aplicar la operación OR entre la variable A y el 0 lógico?
El resultado sigue siendo A
El resultado siempre es 0 lógico
El resultado siempre es 1 lógico
El resultado se convierte en el complemento de A